【當後摩爾時代來臨，你不可不知的先進封裝技術：2.5D＆3D封裝以及Fan-out封裝】​
​
上週我們分享了SiP封裝以及載板技術，這次來聊聊「2.5D＆3D封裝」以及「扇出型封裝(Fan-out Packaging)」！🤓​
​
▍ 2.5D＆3D先進封裝技術，改善製程成本與物理限制​
過去摩爾定律能夠持續往前走的原因，在於半導體業可以在更小的晶片製程中放進更多元件。不過隨著製程走向物理極限，業界開始思考如何改善製程、降低成本，將晶片疊高以突破物理極限為方式之一，因此立體封裝技術成為熱門話題。其中較為人熟知的就是2.5D與3D封裝。​
​
▍ 扇出型封裝技術(Fan-out Packaging)，應用多元，更具市場競爭力！​
扇出型封裝技術一般是將晶片封裝在200或300毫米的圓形晶圓內，又分為扇出型晶圓級封裝(Fan-Out Wafer Level Packaging；FOWLP)，及扇出型面板級封裝(Fan-Out Panel Level Packaging；FOPLP)。此技術運用再分佈層技術(Re-Distribution Layer)，可有效提高I/O腳位數。扇出型封裝技術不僅讓產品達到更輕薄的外型，也讓生產成本下降，成為近年最受關注的先進封裝技術。​
​
點擊下方圖片，了解更多！👇​
​
這個月，SEMI分別介紹了不同的先進封裝技術，希望大家對這個主題有更深的了解🤓今年我們也將SEMICON Taiwan最重要的半導體先進封裝技術論壇「SiP 系統級封測國際高峰論壇」升級為【異質整合高峰論壇】，深度探討異質整合如何驅動新興未來的技術與應用市場發展，歡迎大家持續關注SEMI最新活動消息！⭐​
​
#SEMI​
#先進封裝

元利盛推出3D IC封裝與測試設備選擇方案

2017/01/11-范婷昕

多元的自動化製程設備解決方案，有效縮短產品製程。
隨穿戴裝置、物聯網(IOT)技術快速發展，封裝型態快速轉進至SiP與FoWLP，帶動半導體封裝及組裝產業技術快速創新，線上廠商都積極投資與開發相關的技術及設備。

高階精密製程設備製造商元利盛，提供多樣化的自動化設備解決方案，包括SiP、CSP、WLCSP、2.5D/3D等IC/MEMS的先進精密整列點膠封裝與測試設備，有利客戶快速對應高階新製程開發，讓新產品快速進入量產規模。

Chip Bonder 最佳解決方案

元利盛新推出全視覺高精度晶片置件機(Chip Bonder)，是一個創新的多模化晶片與金屬蓋貼裝設備，除提供各種晶片被動元件及散熱蓋(封裝蓋)的貼裝，並配備高速震動盤的供料器，取置精度小於30μm；也可選擇以Tray或Wafer供料，運用在更精準的Chip Attach或Chip Bond(±15μm)應用。同時還可連接元利盛製造的精密點膠設備，進行前段點膠製程，並支援SECS與GEM標準，是為最佳的自動化製程組合方案。

隨著電子產品走向輕薄短小，Flip Chip技術已被廣泛應用。由元利盛所開發高精度晶粒挑選整列機(Flip Chip Sorter)，適合應用8吋或12吋Wafer-ring to tray的晶片或光通訊濾片之挑選及整列製程；其高速翻轉取件完整對應Flip Chip製程，關鍵模組如：內嵌控制影像視覺取置整列傳動、人機介面等。

搭配獨特晶圓平台及高精度取放設計，可縮短移載頭行程，提高整列速度；選配自動倉儲系統及外觀檢查功能，可更進一步優化自動化程度與保障後段製程良率。

元利盛領先業界的小型晶片專用的全視覺高速IC Handler，有效運用高速不間斷的全視覺取像對中技術，可　完整對1x1mm至5x5mm小型化CIS、CSP、MEMS元件進行取放測試分BIN等作業，獨有的即時多段速取置技術，有效克服小型化元件高速取放時的拋料與飛料問題，進而達到高產能之效。

先進FoWLP與FoPLP製程對應方案

IC晶片製造技術的快速演進，近年來後段技術發展出晶圓級扇出封裝(Fan-Out Wafer Level Packaging)，與面板級扇出封裝技術FoPLP(Fan-out Panel Level Packaging)，可滿足更多I/O接點及降低成本之需求。

另專為Underfill製程開發多款精密點膠機，可適用於Wafer Level與Panel Level，已獲台灣晶圓廠採納，為目前單一設備產能最高的立體IC封裝Underfill製程設備。

電子產業遵循摩爾定律，技術挑戰日趨複雜，元利盛致力於提供客戶領先的高階製程與智慧設備解決方案，有效縮短產品開發製程，以協助客戶在高效競爭的市場中脫穎而出，拿下產業中的優勢地位。

資料來源： http://www.digitimes.com.tw/tw/dt/n/shwnws.asp…