SystemVerilog語言簡介. SystemVerilog是一種硬件描述和驗證語言(HDVL),它基於IEEE1364-2001 Verilog硬件描述語言(HDL),並對其進行了擴展,包括擴充了C語言數據 ...
確定! 回上一頁