為什麼這篇verilog課程鄉民發文收入到精華區：因為在verilog課程這個討論話題中，有許多相關的文章在討論，這篇最有參考價值！作者wwwson1256 (wwwson1256)看板Tech_Job標題[討論] 學Verilog...
以往在學校學的Programming languang不少都是學術用
到業界還要重新學習、適應其他語言
目前有機會接觸Verilog 用modelslim寫
還是VHDL業界比較多人用呢
不知道有幫助嗎
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 180.217.180.234
※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1503026865.A.437.html
→ AAAB: 數位工作好找08/18 11:28
※ 編輯: wwwson1256 (180.217.180.234), 08/18/2017 11:28:52→ StrKO: 兩種大同小異吧 對硬體的概念跟觀念比語法重要多了08/18 11:29
推 JE2K: modelsim只是simulator不是一種語言哦08/18 11:33
→ pponywong: 觀念 > 語言 不過硬體通常不叫程式語言 是描述語言08/18 11:35
應該是HDL→ k9966809: 數位》》》類比》RF 工作好找程度08/18 11:36
推 AlanRikkin: 台灣都是以Verilog居多，會用到的語法很少08/18 11:37
→ k9966809: 台灣比較多人用verilog 國外VHDL 反正兩個都學 就好08/18 11:37
→ wan8088: 沒幫助 別學了08/18 11:37
※ 編輯: wwwson1256 (180.217.180.234), 08/18/2017 11:39:40推 JerryLian: 台灣大家都會寫作文 但不是每個人都是作家 08/18 11:46
推 ohlong: 現在學Verylag 08/18 12:00
推 nnnn: 數位工作好找 08/18 12:05
推 Archier: 推會寫作文但不是每個人都是好作家 08/18 12:07
→ wake7078: 會寫作文的很多 知道自己在寫什麼的 很少 08/18 12:39
推 dd410504: 會寫verilog是最基本且必要會～工作有沒有用不一定 08/18 12:50
推 YKM519: Vhdl沒啥人用吧 08/18 13:00
→ KernelChen: vhdl 沒啥台灣人用 但外國滿常見的 08/18 13:07
→ bcew: 你要去修超大型積體電路設計的課程，跑tapeout流程 08/18 14:10
→ bcew: 只會HDL很沒用，還要擔心你沒概念寫出垃圾或bug 08/18 14:12
推 zsyian: 建議學Verilog，比較普及。 08/18 14:12
→ zsyian: 但換個角度想，把VHDL扎深也不錯 08/18 14:14
→ zsyian: 因為要看懂Verilog實在不難 08/18 14:15
→ zsyian: 但只會Verilog要看懂VHDL，就很痛苦 08/18 14:15
推 Baneling: 在台灣還有人在用VHDL嗎...? 08/18 14:52
→ testPtt: 台灣都喜歡串一堆plc搞得設備都很大台 08/18 16:05
→ dslite: 夕陽產業 08/18 16:51
推 robert0934: 開發FPGA 08/18 16:57
推 dasala: 聯陽有部門好像是用VHDL，但也只聽過這家在用 08/18 16:58
推 manrock: 先學verilog再實作看看....vhdl真的很閒或遇到相關ip再 08/18 17:07
→ manrock: 研究一下就好....我工作上幾乎沒遇過vhdl..... 08/18 17:07
→ brightest: 先去把IC CONTEST 寫完10題吧 08/18 17:15
推 mrsix: 密利機和摩爾機的差別搞清楚比較重要。 08/18 18:11
推 mrsix: 反正就是有限狀態機玩來玩去這樣XDDD 08/18 18:14
推 mrsix: 然後時脈一敲所有暫存器都non blocking啦！ 08/18 18:16
→ nova06091: 自動桂圓雞 08/18 18:32
推 swanmin5566: 學verilog跟system verilog就好 08/18 19:00
推 kuohungting: 推system verilog 08/18 19:16
→ xiemark: 買一個xilinx Zynq來玩 08/18 19:33
→ xiemark: 讀一下APB的規範，寫一個module掛在axi4lite下，map到ar 08/18 19:49
→ xiemark: m的reg address.再寫一個Linux driver去call它，整合進S 08/18 19:49
→ xiemark: D card中，Zynq就會Boot, 很簡單又好玩。 08/18 19:49
→ xiemark: 做完之後，面試時帶著Zynq的板子去demo. 08/18 19:53
→ hsnuyi: 樓上說的內容 台大這是兩個禮拜做完的mini project 這樣帶 08/18 20:07
→ hsnuyi: 去demo會錄取? 08/18 20:07
→ hsnuyi: 去找一張多核的板子 動手刻一些HA出來 兩者能同步運算 08/18 20:14
→ hsnuyi: 影片能即時處理 過video DMA到proprietary IP把影像送出來 08/18 20:15
→ hsnuyi: 還差不多 算是有碩一等級 08/18 20:15
推 carryton: 過來人經驗，非純血的學什麼都沒用 08/18 20:17
→ carryton: 純血的不會進來再學也可以 08/18 20:17
推 ptta: 你得先確定人資會幫你安排面試 08/18 20:30
推 ctct0513: 學歷是一切 very什麼個？ 沒關係先來再說 08/18 21:00
推 Ta152: 重點不在於會弄板子, 錄取與否在於你做的電路有沒有新突破 08/18 21:40
推 TigraBoy: 個人經驗是學校教VHDL 業界用verilog 08/18 21:54
→ katzlee: verilog >>VHDL 08/18 22:35
→ a960537: 數位缺真的超多的 08/18 22:48
推 chenyi: 你是念什麼的? 08/18 23:11
→ wwwson1256: 電子工程的 08/18 23:34
推 dasala: 另外verilog只是個工具，最重要的還是功能、效果跟演算法 08/19 00:44
→ dasala: ，但如果連ic都不會做，那就真的不用進豬屎RD了 08/19 00:44
推 chenyi: 如果對數位IC工程師有興趣，學verilog是必要的~ 08/19 07:18
→ chenyi: 其他像是計算機結構相關課程也可以修一下~應該會有幫助 08/19 07:19
→ chenyi: system verilog主要是for testbench，可以等verilog熟一點 08/19 07:21
→ chenyi: 再學歐 08/19 07:21
→ realqq: 學不難躧h學沒壞處 08/19 11:36
噓 pig2014: 屌，真男人 08/19 17:12
推 aoaay: 學起來吧 機會是留給有準備的人 08/19 20:16
推 bojan0701: 先把本職能力提升，若真的要學，請直接換工作比較快。 08/20 07:05
→ bojan0701: 現職學多技能，表示你會額外多工作，但大多是雜中之雜 08/20 07:06
→ bojan0701: 的部分，身邊有此例，雖曲折轉成數位工程師，但那是花 08/20 07:06
→ bojan0701: 上多少加班，及犧牲多少假日才達成 08/20 07:06
推 Fukker: verylag XD 08/20 16:40
推 elevenkbc: 42樓跟本鬼 01/19 09:02