The power-rail ESD clamp circuit is an efficient design to achieve whole-chip ... 而且功率半導體元件抗ESD 的能力有時甚至比一般低電壓製程之積體電路更為脆.
確定! 回上一頁