... VHDL + NC simulators)、Synopsys VCS(simulation) + Verdi(debug)、Mentor Modelsim。 ... 編寫邏輯合成約束指令檔,並應用指令檔控制合成過程。
確定! 回上一頁