如果你使用VCS,用以下指令編譯SystemVerilog 檔案: ... *Verdi* : End of traversing. a_i=0, b_i=1, sel_i=0, y_o=0 a_i=0, b_i=1, sel_i=1, ...
確定! 回上一頁