語法 :type type_name is ( enum0, enum1, … ) 例如: type Bit_UX01Z is ( 'U', 'X', '0', '1', 'Z' ); 在3-2 VHDL 的標準邏輯值(Standard Logic Value) ...
確定! 回上一頁