首先,Verilog具有先天上語法不夠嚴謹的缺陷,因此,並不受以行事嚴謹著稱的歐洲市場青睞;其次,這廣大的ASIC EDA市場,又豈只這少數幾家公司可壟斷。於是,VHDL便背負了 ...
確定! 回上一頁