Verilog 语法基础-#10c=c+a;#10c=b+a;endendmodule//c=10111算术操作符+*/%加减乘除模•将负数赋值给reg或其它无符号变量使用2的补码算术。•如果操作数的某一.
確定! 回上一頁