程式如下沒有TEST直接寫`timescale 1s/1s module ……這邊省略always@(negedge KEY[0]) begin #2 clk=~clk; end endmodule 這邊我燒進FPGA之後並沒有延遲兩秒試了滿多種 ...
確定! 回上一頁