你即將離開本站

並前往http://www.2cm.com.tw/technologyshow_view.asp?sn=1211010007

活用AutoESL合成工具UDP封包引擎設計快速達陣 - 新通訊

藉由這種最佳化的方法，可降低TX卸載功能導致延遲率問題，可讓TX卸載功能計算資料封包加總檢查值與產生表頭欄位所需的時間，從原來用Verilog程式設計所需 ...

確定！ 回上一頁

查詢 「verilog # delay合成」的人也找了：

  1. verilog delay用法
    2.
  2. Verilog delay
    3.
  3. Verilog delay clock
    4.
  4. Verilog 不可合成
    5.
  5. verilog語法
    6.
  6. Systemverilog delay
    7.
  7. verilog #用法
    8.
  8. verilog <
    9.