Verilog 中將reg視為無符號數,而integer視為有符號數。因此,進行有符號操作時使用integer, ... begin //begin...end結構的用法類似於pascal語言.
確定! 回上一頁