請利用Verilog 的gate-level description, 將第一題所設計的這個decoder 描述 ... 其餘題目繳交電子檔即可, 繳交管道請見助教於BBS 上的公告.
確定! 回上一頁