學習目標包含: 可邏輯合成(Synthesizable) Verilog 硬體描述語言的數位電路設計,以及Xilinx FPGA 平台的硬體雛型製作 ... 期末專題(IC設計競賽-大學部FPGA組等級題目)
確定! 回上一頁