介紹一個可編輯、保存、模擬、合成各種SystemVerilog、Verilog、VHDL和其他HDL程式的Web ... 每堂課人數最多15人,每星期一堂課,每堂課1.5小時,平時練習可隨時提問.
確定! 回上一頁