Digital Logic Design Using Verilog: Coding and Rtl Synthesis · FPGA 可程式化邏輯設計實習:使用Verilog HDL 與Xilinx Vivado (第 85折. $400 $340.
確定! 回上一頁