缺點是,主要用於function simulation for Verilog ... 如果VeriLogger Pro要處理的是VHDL project,請先安裝ModelSim並在VeriLogger Pro 的Project \ Project ...
確定! 回上一頁