Verilog 複習. Reference : http://www.slideshare.net/itembedded/verilog-14596615. 命名大小寫有差別, reg add與reg ... a === b 判斷包括'z'或'x'.
確定! 回上一頁