靜態時序分析(英語:Static Timing Analysis, STA),或稱靜態時序驗證,是電子工程中,對數字電路的時序進行計算、預計的工作流程,該流程不需要通過輸入激勵的方式 ...
確定! 回上一頁