SystemVerilog--关于force用法 ... 按照最初的想法,Force这个4bit的寄存器值为8,release之后,逻辑应该在10ms同步信号到来后,将计数器的值加到9,但使用IUS仿真出来 ...
確定! 回上一頁