Verilog HDL中的變量可以定義爲wire型和reg型,這兩種類型的變量在定義 ... [7:0] xiaomo;代表輸入一個8位的信號「小墨」,注意這裡要用中括號,第一 ...
確定! 回上一頁