1.1 简单组合逻辑电路; 1.2 多bit逻辑门; 1.3 八输入与门; 1.4 一位全加器 ... z :高阻态,verilog中,信号共有4种状态"0、1、x、z",分别表示低电平、高电平、不确定 ...
確定! 回上一頁