Ver1.0 (2008). Verilog 어휘 규칙. 17. ❑ 수 표현 (number representation). ❖ 정수형(integer) ; 10진수, 16진수, 8진수, 2진수. ❖ 형식 :.
確定! 回上一頁