module memory(input clock, reset, en, r_w, input [7:0] abus, ... data = 8'h00; end else if (en == 1 && r_w == 0) // r_w==0:write begin data ...
確定! 回上一頁