事實上、在Verilog 當中,像 output reg [7:0] y 這樣的宣告,其實也可以用比較 ... 建立一個alu 單元,名稱為alu1 initial begin // 測試程式的初始化動作 a = 8'h07; ...
確定! 回上一頁