有那些verilog code 是FPGA 不support 的一般来说除了库其他都可以一样,但实际上还是有些小差别,比如altera 不支持int unsigned,实际上是可以综合的。
確定! 回上一頁