你即將離開本站

並前往https://ir.nctu.edu.tw/handle/11536/39584

一個低延遲的全域非同步區域同步電路之界面

我們使用Verilog實作了一個更快，更小的可延伸時脈GALS介面，並且用TSMC 0.13μm 元件庫做合成。最後，新設計的面積與速度會與其他設計做比較。同時，我們可在模組與模組之 ...

確定！ 回上一頁

查詢 「同步非同步verilog」的人也找了：

  1. 同步非同步電路
    2.
  2. 非同步電路設計
    3.
  3. 同步電路非同步電路
    4.
  4. 同步電路非同步電路差異
    5.
  5. 同步非同步電路優缺點
    6.
  6. 同步 電路 非同步 電路 Verilog
    7.
  7. 非同步clock和同步clock的優缺點
    8.
  8. 非同步reset verilog
    9.