為什麼這篇sta分析鄉民發文收入到精華區：因為在sta分析這個討論話題中，有許多相關的文章在討論，這篇最有參考價值！作者youtobe (Youtobe)標題Re: [問題] 何謂STA分析時間Tue Feb 3 ...
※ 引述《otac (充滿無限可能..)》之銘言：
: cell base數位ic設計時 有所謂的STA分析
: 我不是很懂何謂STA分析
: 請問這跟在FPGA上寫test pattern去測verilog所寫的code
: 然後直接看waveform 的功能正不正確有什麼不同呢?
: 謝謝~
先說明兩個專有名詞 DTA & STA:
DTA(Dymatic Timing Analysis):
針對design 的Function寫test pattern 去驗證.
為了coverage,可能需要寫上百或上千條pattern去驗證,
simulation run-time是很費時的,在post-sim(註一)更嚴重.
STA(Static Timing Analysis):
將design 切成不同的timing path,
根據下的constraint去分析每條 path的setup/hold time 是否有violate.
也會設False path bypass analysis.
一般在進layout前會先修setup time,
進layout後 routing的資訊代入再修 hold time.
針對不同的corner去分析,速度相對DTA 快非常多.
註一: pre and post 是針對進layout 前和後
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.171.1.185
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1422945769.A.540.html
推 hsujerry: 推 02/03 17:17