為什麼這篇pmos導通條件鄉民發文收入到精華區：因為在pmos導通條件這個討論話題中，有許多相關的文章在討論，這篇最有參考價值！作者PioneerCDJ (ILoveHouse)看板Electronics標題[問題] PMOS的...
請問增強型PMOS如果在直流時
送正電壓到Gate 不是應該是在截止區(cut off)嗎?
這時候Ids應該=0
可是今天碰到一個問題
如下列電路
http://imgur.com/A2Ldw52
在Gate端送+6v，在Drain送+2V，Source接地 可是竟然可以量測到IDS有電流
剛剛特地翻了電子學
Cut off區 Vgs<Vt ;Vgd<Vt
Triode區 Vgs>Vt Vgd>vt
saturation區 Vgs>Vt Vgd<Vt
還是想不透為什麼會有這狀況,希望可以請高手解答討論
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 220.136.72.31
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1464263685.A.441.html
推 HiJimmy: D到S有電位差，有電流正常，不過是方向D到S 不是S到D 05/26 19:59
→ PioneerCDJ: 所以是因為Vds=2V讓那顆Bodydiode導通所以有電流嗎? 05/26 20:02
→ wait: 應該0.Xv就導通了 05/26 21:07
推 mentchin: Vsg也會有電位差 有電阻隔著不會等於零。 05/26 22:17
推 cebelas: Body diode導通惹吧 05/27 14:21
推 mos888tw: 用電表量一下body diode方向吧 05/27 16:10
推 Biglottery: Body diode 05/28 16:40
→ PioneerCDJ: 謝謝大家 果然是body diode的問題 05/28 21:47
推 cajole145: MOS一定要考慮本身body diode。 很多EE不曉得這東西。 05/31 21:12
→ cajole145: 而設計出漏電的電路 05/31 21:12