為什麼這篇chiplet介紹鄉民發文收入到精華區：因為在chiplet介紹這個討論話題中，有許多相關的文章在討論，這篇最有參考價值！作者buteo (找尋人與人的鍵結)看板PC_Shopping標題[情報] AMD與TSMC合作的3...
https://tinyurl.com/4bay94m3
AnandTech上 Dr. Ian Cutress 針對蘇媽在Computex Keynote演講揭露的新科技
與台積電共同開發的3D V-Cache technology的介紹與分析
技術簡介:
1. 這項科技是將cache以3D堆疊在上方 讓每個核心可以擁有的cache增加
以目前的Ryzen 5900X做展示 原先每個chiplet可以有32MB的cache
在上方堆疊64MB的Cache後就有96MB的cache
12核/16核的處理器因為有兩組的chiplet 全部將會有192MB的cache
2. 5900X+這項技術的樣品遊戲效能展示平均能增加15%的FPS (四款遊戲平均)
AnandTech的分析:
1. 當尺寸微縮越來越艱難時，未來表現會越來越需要這樣的新設計來提升效能
2. 沒有預料到AMD會在此時做這樣的宣布，AMD與台積電合作3D Fabric已有一段時間，
但沒有想到這麼快就會看到桌上處理器的樣品
3. 這明顯是台積電3D Fabric裡的SoIC Chip-on-Wafer，台積電已經展示過12層的技術，
這邊只用了2層，但台積電展示用的是non-active layers。這樣堆疊的疑慮是散熱，
而cache適合這樣堆疊，因為不會增加太多散熱的需求。
4. AMD和Intel在3D堆疊的方式有了分岐，AMD用的是矽穿孔(Through Si Via, TSV)
Intel用的是microbumps。TSV與microbumps相比，AMD可以擁有比較高的頻寬傳輸和
較佳的功耗。Microbumps做為chiplet的連結，會耗費較多體積與電力，但也讓Intel
可以把邏輯單元同時放在上下兩個die。通常會喜歡把logic放在上方的die以利散熱
，但把邏輯單元拉離載板也意味著需要由下往上做電力傳輸。為了把兩種技術的優點
結合，現在Intel和TSMC都有類似的計畫要把microbumps和TSV融合在一起。
5. 如果AMD也是用7nm製程做上方的cache，經計算每個處理器將會需要多45%的晶圓面積
，在晶片短缺如此嚴重之際，可能會影響AMD願意採用這樣設計的產品數。因此AMD
說會先在"最高端"的產品應用這項科技。
6. 在效能進步方面，cache的增加會幫助遊戲表現，但是在其他應用方面就沒有太大幫助
。這可以從Intel的Broadwell處理器測試看出，其具有128MB的L4 cache，但只在遊戲
和壓縮/解壓縮上有明顯進步。AMD以後怎麼在遊戲以外的應用賣這個技術將很有趣。
7. 最後是時間軸，AMD說運用這項技術的產品將在年底量產，但這不確定會不會是Zen4
。Zen4用的是5nm製程，而AMD展示堆疊的cache是7nm製程。AMD是要7nm+7nm還是5nm+
7nm目前還不知道，但作者推測AMD也許會把這項技術應用在比目前Ryzen桌面處理器
更高貴的處理器。
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.161.215.181 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/PC_Shopping/M.1622556857.A.754.html
→ newsnew : 什麼 只用了兩層功力123.110.254.138 06/01 22:17
→ boulard : 繼續等 61.231.192.148 06/01 22:18
→ friedpig : 基本上應該還是Server為主啦 AMD這 118.150.40.153 06/01 22:26
→ friedpig : 樣設計的好處就是這種強化的CCD 每 118.150.40.153 06/01 22:26
→ friedpig : 個平台都能換上去 哪天料太多家用 118.150.40.153 06/01 22:26
→ friedpig : 隨便下放都可以有產品 高度也調成 118.150.40.153 06/01 22:26
→ friedpig : 跟沒cache差不多 基本上就是替換料 118.150.40.153 06/01 22:27
→ friedpig : 的感覺 換上CCD"+" 就變更屌的CPU 118.150.40.153 06/01 22:27
→ friedpig : 比較大的問題就3DIC良率應該不好 118.150.40.153 06/01 22:28
→ friedpig : 製程也多好幾道 成本不低 最後終端 118.150.40.153 06/01 22:28
→ friedpig : 價格應該不會好看 118.150.40.153 06/01 22:28
推 RaiGend0519 : 溫度呢？ 61.224.80.239 06/01 22:37
→ friedpig : 運算單元上只疊了一層薄薄的dummy 118.150.40.153 06/01 22:44
→ friedpig : 溫度應該沒影響拉 應該 118.150.40.153 06/01 22:44
推 twlin : Broadwell用的是edram L4，和一開始 136.49.229.23 06/01 23:09
→ twlin : 就為3dic設計的sram L3差很多捏，傳 136.49.229.23 06/01 23:09
→ twlin : 統2d sram在增加容量後，雖然hit ra 136.49.229.23 06/01 23:09
→ twlin : te會增加，但因為面積變大，繞線長 136.49.229.23 06/01 23:09
→ twlin : ，所以延遲也會變大。3dic可以有效 136.49.229.23 06/01 23:09
→ twlin : 減少繞線長度，所以容量增加，延遲 136.49.229.23 06/01 23:10
→ twlin : 卻不會增加太多 136.49.229.23 06/01 23:10
→ twlin : 當然啦，如果你原本的應用就已經塞 136.49.229.23 06/01 23:12
→ twlin : 得下L3，或是頻寬使用不高，資料預 136.49.229.23 06/01 23:12
→ twlin : 取能及時把資料搬進L3，那你就看不 136.49.229.23 06/01 23:12
→ twlin : 到大L3的好處 136.49.229.23 06/01 23:12
推 jaffson8909 : 看文章描述 要是用上十二層功力 怕 223.137.20.135 06/01 23:20
→ jaffson8909 : 不是像志志雄一樣 打15分鐘整個U就 223.137.20.135 06/01 23:20
→ jaffson8909 : 要燒掉了 223.137.20.135 06/01 23:20
→ friedpig : 所以她可以直接當L3用嗎 看有些人 118.150.40.153 06/01 23:23
→ friedpig : 以為她只能當L4用 118.150.40.153 06/01 23:23
→ friedpig : 過TSV的latency不是也加蠻多的嗎? 118.150.40.153 06/01 23:24
推 twlin : 你樓上樓下只隔了20um，可是你一層 136.49.229.23 06/01 23:30
→ twlin : 樓是6x6mm，你覺得你上下樓比較快還 136.49.229.23 06/01 23:30
→ twlin : 是跑到同一層對角線比較快？ 136.49.229.23 06/01 23:30
推 grgeo : 推整理跟翻譯! 180.177.0.89 06/01 23:35
推 okbon : tsm 3dic技術很久了 現在才有客戶真 123.193.33.7 06/01 23:50
→ okbon : 的demo要量產 123.193.33.7 06/01 23:50
推 Nexus5X : 這肯定是可以當L3用的不然往原本的 49.216.76.209 06/02 00:17
→ Nexus5X : SRAM上面堆就沒啥意義 49.216.76.209 06/02 00:17
推 ltytw : 為什麼不往橫的長 不是說7nm讓晶 223.138.131.93 06/02 00:35
→ ltytw : 片面積太小不好傳導熱量？ 223.138.131.93 06/02 00:35
→ jeff40108 : 同製程會好做很多啦，不同製程要整 111.71.45.220 06/02 00:35
→ jeff40108 : 個ic layout重新設計 111.71.45.220 06/02 00:35
→ jeff40108 : 等於完全不一樣的產品 111.71.45.220 06/02 00:35
→ jeff40108 : 橫的長距離太遠延遲高，面積大良率 111.71.45.220 06/02 00:37
→ jeff40108 : 也差 111.71.45.220 06/02 00:37
→ pig : cutress (作者) 去跟 amd 確認了 114.33.222.193 06/02 00:38
→ jeff40108 : 啊不過蘇媽賣的價位應該是現在的兩 111.71.45.220 06/02 00:39
→ jeff40108 : 倍 111.71.45.220 06/02 00:39
→ pig : 是用在 zen3 年底量產 114.33.222.193 06/02 00:39
推 aegis43210 : 小晶片可以減少die size，減少晶圓175.181.157.231 06/02 01:27
→ aegis43210 : 浪費和提高良率175.181.157.231 06/02 01:27
推 aegis43210 : GG快成為世界最大的高速記憶體製造175.181.157.231 06/02 01:32
→ aegis43210 : 商了，cache做的比邏輯電路佔的面積175.181.157.231 06/02 01:33
→ aegis43210 : 還多了175.181.157.231 06/02 01:33
推 gary82gary : 該不會以後入門級CPU就要上水冷了吧 1.200.22.253 06/02 01:50
→ gary82gary : ？ 1.200.22.253 06/02 01:50
推 Thoris : 見證GG黑科技的時候到惹 114.36.10.207 06/02 04:05
推 wahaha99 : 不懂 Cache沒有很熱 為什麼不是放下 118.169.38.212 06/02 06:39
→ wahaha99 : 方層? 118.169.38.212 06/02 06:39
→ wahaha99 : 這樣散熱會很難搞吧 118.169.38.212 06/02 06:39
推 oopFoo : 現在的架構，放下方難啊。老實說這 101.12.22.232 06/02 07:21
→ oopFoo : 有點是AMD的恐慌之舉。現在這個樣子 101.12.22.232 06/02 07:23
→ jeff40108 : 放上層線更難走啊 114.37.108.217 06/02 07:23
→ oopFoo : 有各種問題，成本又高，產能排擠， 101.12.22.232 06/02 07:24
→ oopFoo : 除非AlderLake比想像強，不然無法 101.12.22.232 06/02 07:24
→ oopFoo : 解釋。 101.12.22.232 06/02 07:25
推 Thoris : 這額外的L3是疊在原本的L3上 沒蓋 114.36.10.207 06/02 07:27
→ Thoris : 到CCD核心 散熱問題不嚴重 114.36.10.207 06/02 07:27
→ Thoris : 別想太多 單純就是拿成熟產品試一 114.36.10.207 06/02 07:28
→ Thoris : 下黑科技膠水的能耐 未來才好大量 114.36.10.207 06/02 07:28
→ Thoris : 應用 114.36.10.207 06/02 07:28
→ jior : ohhhhhhh~~~~ 114.32.68.16 06/02 09:31
→ friedpig : 不知道AMD想量產多少 但這個彈性 118.150.40.153 06/02 09:49
→ friedpig : 看起來還蠻大的 CCD跟有Cache的CCD 118.150.40.153 06/02 09:49
→ friedpig : 盡量做成能無痛交換的規格了 118.150.40.153 06/02 09:49
→ pig : anandtech 這篇第一張圖就有寫了 114.33.222.193 06/02 10:42
→ pig : 去年初就發表過他要這樣弄 114.33.222.193 06/02 10:43
→ pig : 我倒覺得應該反過來看，amd可能認為 114.33.222.193 06/02 10:46
→ pig : zen3上3d v-cache就能扛alderLake了 114.33.222.193 06/02 10:47
→ flylee : 這種設計可能主要是給伺服器122.116.110.132 06/02 10:52
→ flylee : 和超級電腦、AI和Gaming122.116.110.132 06/02 10:53
→ flylee : 很多應用很吃記憶體122.116.110.132 06/02 10:54
→ flylee : 有3DIC，又可以區分出不同的產品線122.116.110.132 06/02 10:56
→ flylee : 像Ryzen, Ryzen pro, Ryzen extreme122.116.110.132 06/02 10:58
→ flylee : 也可以弄個EPYC 和 EPYC extreme122.116.110.132 06/02 10:59
推 suitup : 笑死 還恐慌之舉勒 真的夠恐慌就不 39.10.96.197 06/02 11:12
→ suitup : 會再浪費時間出個XT來騙錢了啦 39.10.96.197 06/02 11:12
→ pig : 目前的消息都是說ryzen沒講到epyc 114.33.222.193 06/02 12:15
→ pig : 實際上產品規劃怎麼跑就不知道了 114.33.222.193 06/02 12:16
推 suitup : 不過發布會也只有講到遊戲性能提升 39.10.96.197 06/02 14:23
→ suitup : 其他應用有沒有提升也不知道 39.10.96.197 06/02 14:23
→ suitup : 如果效果太單一化 其實也沒必要整 39.10.96.197 06/02 14:24
→ suitup : 個產品線都上去 39.10.96.197 06/02 14:24
推 twlin : zen3在n年前開始設計的時候就已經規 136.49.229.23 06/02 23:08
→ twlin : 劃好要用x3d L3，底層CCD連tsv pad 136.49.229.23 06/02 23:08
→ twlin : 都預留好了，L3也是完全為3D打造， 136.49.229.23 06/02 23:08
→ twlin : 怎麼可能是最近才加的啦 136.49.229.23 06/02 23:08
推 Windcws9Z : 推台灣林先生 59.127.190.36 06/03 01:36
推 kamichu : 所以…以後還需要買記憶體嗎？ 114.41.129.22 06/03 04:45
推 CORYCHAN : EHP越來越近 那肯定不只疊一層0. 42.77.92.215 06/03 08:50
→ CORYCHAN : 0 42.77.92.215 06/03 08:50