摩爾定律放緩　靠啥提升AI晶片運算力？

作者 : 黃燁鋒，EE Times China
2021-07-26

對於電子科技革命的即將終結的說法，一般認為即是指摩爾定律的終結——摩爾定律一旦無法延續，也就意味著資訊技術的整棟大樓建造都將出現停滯，那麼第三次科技革命也就正式結束了。這種聲音似乎是從十多年前就有的，但這波革命始終也沒有結束。AI技術本質上仍然是第三次科技革命的延續……

人工智慧(AI)的技術發展，被很多人形容為第四次科技革命。前三次科技革命，分別是蒸汽、電氣、資訊技術(電子科技)革命。彷彿這“第四次”有很多種說辭，比如有人說第四次科技革命是生物技術革命，還有人說是量子技術革命。但既然AI也是第四次科技革命之一的候選技術，而且作為資訊技術的組成部分，卻又獨立於資訊技術，即表示它有獨到之處。

電子科技革命的即將終結，一般認為即是指摩爾定律的終結——摩爾定律一旦無法延續，也就意味著資訊技術的整棟大樓建造都將出現停滯，那麼第三次科技革命也就正式結束了。這種聲音似乎是從十多年前就有，但這波革命始終也沒有結束。

AI技術本質上仍然是第三次科技革命的延續，它的發展也依託於幾十年來半導體科技的進步。這些年出現了不少專門的AI晶片——而且市場參與者相眾多。當某一個類別的技術發展到出現一種專門的處理器為之服務的程度，那麼這個領域自然就不可小覷，就像當年GPU出現專門為圖形運算服務一樣。

所以AI晶片被形容為CPU、GPU之後的第三大類電腦處理器。AI專用處理器的出現，很大程度上也是因為摩爾定律的發展進入緩慢期：電晶體的尺寸縮減速度，已經無法滿足需求，所以就必須有某種專用架構(DSA)出現，以快速提升晶片效率，也才有了專門的AI晶片。

另一方面，摩爾定律的延緩也成為AI晶片發展的桎梏。在摩爾定律和登納德縮放比例定律(Dennard Scaling)發展的前期，電晶體製程進步為晶片帶來了相當大的助益，那是「happy scaling down」的時代——CPU、GPU都是這個時代受益，不過Dennard Scaling早在45nm時期就失效了。

AI晶片作為第三大類處理器，在這波發展中沒有趕上happy scaling down的好時機。與此同時，AI應用對運算力的需求越來越貪婪。今年WAIC晶片論壇圓桌討論環節，燧原科技創始人暨CEO趙立東說：「現在訓練的GPT-3模型有1750億參數，接近人腦神經元數量，我以為這是最大的模型了，要千張Nvidia的GPU卡才能做。談到AI運算力需求、模型大小的問題，說最大模型超過萬億參數，又是10倍。」

英特爾(Intel)研究院副總裁、中國研究院院長宋繼強說：「前兩年用GPU訓練一個大規模的深度學習模型，其碳排放量相當於5台美式車整個生命週期產生的碳排量。」這也說明了AI運算力需求的貪婪，以及提供運算力的AI晶片不夠高效。

不過作為產業的底層驅動力，半導體製造技術仍源源不斷地為AI發展提供推力。本文將討論WAIC晶片論壇上聽到，針對這個問題的一些前瞻性解決方案——有些已經實現，有些則可能有待時代驗證。

XPU、摩爾定律和異質整合

「電腦產業中的貝爾定律，是說能效每提高1,000倍，就會衍生出一種新的運算形態。」中科院院士劉明在論壇上說，「若每瓦功耗只能支撐1KOPS的運算，當時的這種運算形態是超算；到了智慧型手機時代，能效就提高到每瓦1TOPS；未來的智慧終端我們要達到每瓦1POPS。 這對IC提出了非常高的要求，如果依然沿著CMOS這條路去走，當然可以，但會比較艱辛。」

針對性能和效率提升，除了尺寸微縮，半導體產業比較常見的思路是電晶體結構、晶片結構、材料等方面的最佳化，以及處理架構的革新。

(1)AI晶片本身其實就是對處理器架構的革新，從運算架構的層面來看，針對不同的應用方向造不同架構的處理器是常規，更專用的處理器能促成效率和性能的成倍增長，而不需要依賴於電晶體尺寸的微縮。比如GPU、神經網路處理器(NPU，即AI處理器)，乃至更專用的ASIC出現，都是這類思路。

CPU、GPU、NPU、FPGA等不同類型的晶片各司其職，Intel這兩年一直在推行所謂的「XPU」策略就是用不同類型的處理器去做不同的事情，「整合起來各取所需，用組合拳會好過用一種武器去解決所有問題。」宋繼強說。Intel的晶片產品就涵蓋了幾個大類，Core CPU、Xe GPU，以及透過收購獲得的AI晶片Habana等。

另外針對不同類型的晶片，可能還有更具體的最佳化方案。如當代CPU普遍加入AVX512指令，本質上是特別針對深度學習做加強。「專用」的不一定是處理器，也可以是處理器內的某些特定單元，甚至固定功能單元，就好像GPU中加入專用的光線追蹤單元一樣，這是當代處理器普遍都在做的一件事。

(2)從電晶體、晶片結構層面來看，電晶體的尺寸現在仍然在縮減過程中，只不過縮減幅度相比過去變小了——而且為緩解電晶體性能的下降，需要有各種不同的技術來輔助尺寸變小。比如說在22nm節點之後，電晶體變為FinFET結構，在3nm之後，電晶體即將演變為Gate All Around FET結構。最終會演化為互補FET (CFET)，其本質都是電晶體本身充分利用Z軸，來實現微縮性能的提升。

劉明認為，「除了基礎元件的變革，IC現在的發展還是比較多元化，包括新材料的引進、元件結構革新，也包括微影技術。長期賴以微縮的基本手段，現在也在發生巨大的變化，特別是未來3D的異質整合。這些多元技術的協同發展，都為晶片整體性能提升帶來了很好的增益。」

他並指出，「從電晶體級、到晶圓級，再到晶片堆疊、引線接合(lead bonding)，精準度從毫米向奈米演進，互連密度大大提升。」從晶圓/裸晶的層面來看，則是眾所周知的朝more than moore’s law這樣的路線發展，比如把兩片裸晶疊起來。現在很熱門的chiplet技術就是比較典型的並不依賴於傳統電晶體尺寸微縮，來彈性擴展性能的方案。

台積電和Intel這兩年都在大推將不同類型的裸晶，異質整合的技術。2.5D封裝方案典型如台積電的CoWoS，Intel的EMIB，而在3D堆疊上，Intel的Core LakeField晶片就是用3D Foveros方案，將不同的裸晶疊在一起，甚至可以實現兩片運算裸晶的堆疊、互連。

之前的文章也提到過AMD剛發佈的3D V-Cache，將CPU的L3 cache裸晶疊在運算裸晶上方，將處理器的L3 cache大小增大至192MB，對儲存敏感延遲應用的性能提升。相比Intel，台積電這項技術的獨特之處在於裸晶間是以混合接合(hybrid bonding)的方式互連，而不是micro-bump，做到更小的打線間距，以及晶片之間數十倍通訊性能和效率提升。

這些方案也不直接依賴傳統的電晶體微縮方案。這裡實際上還有一個方面，即新材料的導入專家們沒有在論壇上多說，本文也略過不談。

1,000倍的性能提升

劉明談到，當電晶體微縮的空間沒有那麼大的時候，產業界傾向於採用新的策略來評價技術——「PPACt」——即Powe r(功耗)、Performance (性能)、Cost/Area-Time (成本/面積-時間)。t指的具體是time-to-market，理論上應該也屬於成本的一部分。

電晶體微縮方案失效以後，「多元化的技術變革，依然會讓IC性能得到進一步的提升。」劉明說，「根據預測，這些技術即使不再做尺寸微縮，也會讓IC的晶片性能做到500~1,000倍的提升，到2035年實現Zetta Flops的系統性能水準。且超算的發展還可以一如既往地前進；單裸晶儲存容量變得越來越大，IC依然會為產業發展提供基礎。」

500~1,000倍的預測來自DARPA，感覺有些過於樂觀。因為其中的不少技術存在比較大的邊際遞減效應，而且有更實際的工程問題待解決，比如運算裸晶疊層的散熱問題——即便業界對於這類工程問題的探討也始終在持續。

不過1,000倍的性能提升，的確說明摩爾定律的終結並不能代表第三次科技革命的終結，而且還有相當大的發展空間。尤其本文談的主要是AI晶片，而不是更具通用性的CPU。

矽光、記憶體內運算和神經型態運算

在非傳統發展路線上(以上內容都屬於半導體製造的常規思路)，WAIC晶片論壇上宋繼強和劉明都提到了一些頗具代表性的技術方向(雖然這可能與他們自己的業務方向或研究方向有很大的關係)。這些技術可能尚未大規模推廣，或者仍在商業化的極早期。

(1)近記憶體運算和記憶體內運算：處理器性能和效率如今面臨的瓶頸，很大程度並不在單純的運算階段，而在資料傳輸和儲存方面——這也是共識。所以提升資料的傳輸和存取效率，可能是提升整體系統性能時，一個非常靠譜的思路。

這兩年市場上的處理器產品用「近記憶體運算」(near-memory computing)思路的，應該不在少數。所謂的近記憶體運算，就是讓儲存(如cache、memory)單元更靠近運算單元。CPU的多層cache結構(L1、L2、L3)，以及電腦處理器cache、記憶體、硬碟這種多層儲存結構是常規。而「近記憶體運算」主要在於究竟有多「近」，cache記憶體有利於隱藏當代電腦架構中延遲和頻寬的局限性。

這兩年在近記憶體運算方面比較有代表性的，一是AMD——比如前文提到3D V-cache增大處理器的cache容量，還有其GPU不僅在裸晶內導入了Infinity Cache這種類似L3 cache的結構，也更早應用了HBM2記憶體方案。這些實踐都表明，儲存方面的革新的確能帶來性能的提升。

另外一個例子則是Graphcore的IPU處理器：IPU的特點之一是在裸晶內堆了相當多的cache資源，cache容量遠大於一般的GPU和AI晶片——也就避免了頻繁的訪問外部儲存資源的操作，極大提升頻寬、降低延遲和功耗。

近記憶體運算的本質仍然是馮紐曼架構(Von Neumann architecture)的延續。「在做處理的過程中，多層級的儲存結構，資料的搬運不僅僅在處理和儲存之間，還在不同的儲存層級之間。這樣頻繁的資料搬運帶來了頻寬延遲、功耗的問題。也就有了我們經常說的運算體系內的儲存牆的問題。」劉明說。

構建非馮(non-von Neumann)架構，把傳統的、以運算為中心的馮氏架構，變換一種新的運算範式。把部分運算力下推到儲存。這便是記憶體內運算(in-memory computing)的概念。

記憶體內運算的就現在看來還是比較新，也有稱其為「存算一體」。通常理解為在記憶體中嵌入演算法，儲存單元本身就有運算能力，理論上消除資料存取的延遲和功耗。記憶體內運算這個概念似乎這在資料爆炸時代格外醒目，畢竟可極大減少海量資料的移動操作。

其實記憶體內運算的概念都還沒有非常明確的定義。現階段它可能的內涵至少涉及到在儲記憶體內部，部分執行資料處理工作；主要應用於神經網路(因為非常契合神經網路的工作方式)，以及這類晶片具體的工作方法上，可能更傾向於神經型態運算(neuromorphic computing)。

對於AI晶片而言，記憶體內運算的確是很好的思路。一般的GPU和AI晶片執行AI負載時，有比較頻繁的資料存取操作，這對性能和功耗都有影響。不過記憶體內運算的具體實施方案，在市場上也是五花八門，早期比較具有代表性的Mythic導入了一種矩陣乘的儲存架構，用40nm嵌入式NOR，在儲記憶體內部執行運算，不過替換掉了數位週邊電路，改用類比的方式。在陣列內部進行模擬運算。這家公司之前得到過美國國防部的資金支援。

劉明列舉了近記憶體運算和記憶體內運算兩種方案的例子。其中，近記憶體運算的這個方案應該和AMD的3D V-cache比較類似，把儲存裸晶和運算裸晶疊起來。

劉明指出，「這是我們最近的一個工作，採用hybrid bonding的技術，與矽通孔(TSV)做比較，hybrid bonding功耗是0.8pJ/bit，而TSV是4pJ/bit。延遲方面，hybrid bonding只有0.5ns，而TSV方案是3ns。」台積電在3D堆疊方面的領先優勢其實也體現在hybrid bonding混合鍵合上，前文也提到了它具備更高的互連密度和效率。

另外這套方案還將DRAM刷新頻率提高了一倍，從64ms提高至128ms，以降低功耗。「應對刷新率變慢出現拖尾bit，我們引入RRAM TCAM索引這些tail bits」劉明說。

記憶體內運算方面，「傳統運算是用布林邏輯，一個4位元的乘法需要用到幾百個電晶體，這個過程中需要進行資料來回的移動。記憶體內運算是利用單一元件的歐姆定律來完成一次乘法，然後利用基爾霍夫定律完成列的累加。」劉明表示，「這對於今天深度學習的矩陣乘非常有利。它是原位的運算和儲存，沒有資料搬運。」這是記憶體內運算的常規思路。

「無論是基於SRAM，還是基於新型記憶體，相比近記憶體運算都有明顯優勢，」劉明認為。下圖是記憶體內運算和近記憶體運算，精準度、能效等方面的對比，記憶體內運算架構對於低精準度運算有價值。

下圖則總結了業內主要的一些記憶體內運算研究，在精確度和能效方面的對應關係。劉明表示，「需要高精確度、高運算力的情況下，近記憶體運算目前還是有優勢。不過記憶體內運算是更新的技術，這幾年的進步也非常快。」

去年阿里達摩院發佈2020年十大科技趨勢中，有一個就是存算一體突破AI算力瓶頸。不過記憶體內運算面臨的商用挑戰也一點都不小。記憶體內運算的通常思路都是類比電路的運算方式，這對記憶體、運算單元設計都需要做工程上的考量。與此同時這樣的晶片究竟由誰來造也是個問題：是記憶體廠商，還是數文書處理器廠商？(三星推過記憶體內運算晶片，三星、Intel垂直整合型企業似乎很適合做記憶體內運算…)

(2)神經型態運算：神經型態運算和記憶體內運算一樣，也是新興技術的熱門話題，這項技術有時也叫作compute in memory，可以認為它是記憶體內運算的某種發展方向。神經型態和一般神經網路AI晶片的差異是，這種結構更偏「類人腦」。

進行神經型態研究的企業現在也逐漸變得多起來，劉明也提到了AI晶片「最終的理想是在結構層次模仿腦，元件層次逼近腦，功能層次超越人腦」的「類腦運算」。Intel是比較早關注神經型態運算研究的企業之一。

傳說中的Intel Loihi就是比較典型存算一體的架構，「這片裸晶裡面包含128個小核心，每個核心用於模擬1,024個神經元的運算結構。」宋繼強說，「這樣一塊晶片大概可以類比13萬個神經元。我們做到的是把768個晶片再連起來，構成接近1億神經元的系統，讓學術界的夥伴去試用。」

「它和深度學習加速器相比，沒有任何浮點運算——就像人腦裡面沒有乘加器。所以其學習和訓練方法是採用一種名為spike neutral network的路線，功耗很低，也可以訓練出做視覺辨識、語言辨識和其他種類的模型。」宋繼強認為，不採用同步時脈，「刺激的時候就是一個非同步電動勢，只有工作部分耗電，功耗是現在深度學習加速晶片的千分之一。」

「而且未來我們可以對不同區域做劃分，比如這兒是視覺區、那兒是語言區、那兒是觸覺區，同時進行多模態訓練，互相之間產生關聯。這是現在的深度學習模型無法比擬的。」宋繼強說。這種神經型態運算晶片，似乎也是Intel在XPU方向上探索不同架構運算的方向之一。

(2)微型化矽光：這個技術方向可能在層級上更偏高了一些，不再晶片架構層級，不過仍然值得一提。去年Intel在Labs Day上特別談到了自己在矽光(Silicon Photonics)的一些技術進展。其實矽光技術在連接資料中心的交換機方面，已有應用了，發出資料時，連接埠處會有個收發器把電訊號轉為光訊號，透過光纖來傳輸資料，另一端光訊號再轉為電訊號。不過傳統的光收發器成本都比較高，內部元件數量大，尺寸也就比較大。

Intel在整合化的矽光(IIIV族monolithic的光學整合化方案)方面應該是商業化走在比較前列的，就是把光和電子相關的組成部分高度整合到晶片上，用IC製造技術。未來的光通訊不只是資料中心機架到機架之間，也可以下沉到板級——就跟現在傳統的電I/O一樣。電互連的主要問題是功耗太大，也就是所謂的I/O功耗牆，這是這類微型化矽光元件存在的重要價值。

這其中存在的技術挑戰還是比較多，如做資料的光訊號調變的調變器調變器，據說Intel的技術使其實現了1,000倍的縮小；還有在接收端需要有個探測器(detector)轉換光訊號，用所謂的全矽微環(micro-ring)結構，實現矽對光的檢測能力；波分複用技術實現頻寬倍增，以及把矽光和CMOS晶片做整合等。

Intel認為，把矽光模組與運算資源整合，就能打破必須帶更多I/O接腳做更大尺寸處理器的這種趨勢。矽光能夠實現的是更低的功耗、更大的頻寬、更小的接腳數量和尺寸。在跨處理器、跨伺服器節點之間的資料互動上，這類技術還是頗具前景，Intel此前說目標是實現每根光纖1Tbps的速率，並且能效在1pJ/bit，最遠距離1km，這在非本地傳輸上是很理想的數字。

還有軟體…

除了AI晶片本身，從整個生態的角度，包括AI感知到運算的整個鏈條上的其他組成部分，都有促成性能和效率提升的餘地。比如這兩年Nvidia從軟體層面，針對AI運算的中間層、庫做了大量最佳化。相同的底層硬體，透過軟體最佳化就能實現幾倍的性能提升。

宋繼強說，「我們發現軟體最佳化與否，在同一個硬體上可以達到百倍的性能差距。」這其中的餘量還是比較大。

在AI開發生態上，雖然Nvidia是最具發言權的；但從戰略角度來看，像Intel這種研發CPU、GPU、FPGA、ASIC，甚至還有神經型態運算處理器的企業而言，不同處理器統一開發生態可能更具前瞻性。Intel有個稱oneAPI的軟體平台，用一套API實現不同硬體性能埠的對接。這類策略對廠商的軟體框架構建能力是非常大的考驗——也極大程度關乎底層晶片的執行效率。

在摩爾定律放緩、電晶體尺寸微縮變慢甚至不縮小的前提下，處理器架構革新、異質整合與2.5D/3D封裝技術依然可以達成1,000倍的性能提升；而一些新的技術方向，包括近記憶體運算、記憶體內運算和微型矽光，能夠在資料訪存、傳輸方面產生新的價值；神經型態運算這種類腦運算方式，是實現AI運算的目標；軟體層面的最佳化，也能夠帶動AI性能的成倍增長。所以即便摩爾定律嚴重放緩，AI晶片的性能、效率提升在上面提到的這麼多方案加持下，終將在未來很長一段時間內持續飛越。這第三(四)次科技革命恐怕還很難停歇。

資料來源：https://www.eettaiwan.com/20210726nt61-ai-computing/?fbclid=IwAR3BaorLm9rL2s1ff6cNkL6Z7dK8Q96XulQPzuMQ_Yky9H_EmLsBpjBOsWg

#好科活動 今年初，車用晶片大缺貨讓台積電成為全球焦點，不僅突顯臺灣在半導體元件製造上的優勢外，也說明半導體元件已成為科技時代最重要的戰略物資。

今晚 7:00，國立臺灣大學物理系張顏暉教授將帶我們一同探索半導體元件與半導體晶片發展的一些關鍵過程，並分析國際半導體產業的現況及未來發展。

有興趣的科夥伴們千萬不要錯過啦！

延伸閱讀：
改變在一「矽」之間——半導體的誕生│《電腦簡史》數位時代（十六）
https://pansci.asia/archives/317557
半導體廠奈米級的奇「積」！科學家挑戰突破電晶體大小的極限
https://pansci.asia/archives/315856

台灣能源轉型進行式ing..... 【綠能科技聯合研發計畫】再生能源點亮創能、儲能應用大未來（05/18/2021 天下雜誌）

文: 台灣經濟研究院

創能技術開發著重提升綠色能源能量與降低成本

創能領域前瞻綠能技術開發配合發揮臺灣太陽光電與離岸風力等再生能源特色，透過提升電池模組效率趨動太陽光電成本下降，以及利用智慧平台系統助於離岸風場海事工程量測與運維，降低風場運維成本，以提升產業競爭力。

開發高效率、低成本、超輕量之太陽能電池技術

提升太陽能電池效率已刻不容緩，成功大學陳引幹教授團隊運用原子層沉積技術，沉積不同氧化物材料膜層於堆疊型太陽能電池中，以優化各膜層厚度、品質與材料純度等，進一步提升太陽能電池品質。中央大學許晉瑋教授與劉正毓教授團隊以軟性三五族太陽能電池收集室外光源，提供智慧模組(溫度感測器與藍芽)足夠電能回送電子訊號，朝向智慧模組「自我維持」前進。

在降低成本方面，大葉大學黃俊杰教授團隊利用非真空設備取代電漿輔助化學氣相沉積(PECVD)、用原子層沉積設備(ALD)以及銅漿料取代銀漿料達成低成本射極鈍化及背電極(PERC)太陽能電池開發。成功大學張桂豪副研究員與李文熙教授團隊創新製程置換太陽能鋁電極，以低成本空氣燒結銅電極應用於高效率雙面太陽能電池，將有效降低太陽能電池成本支出，增加產業獲利能力。

隨著太陽光電產能市場逐漸飽和，相關企業轉型尋求高效率與超輕量太陽能模組，以無人機應用為例，臺灣大學藍崇文教授團隊替無人機縫製出可以吸收太陽光轉成電力的衣裝，賦予偵查、通訊等任務。臺灣大學林清富教授團隊開發適合於固定翼無人機之輕量太陽能模組的大面積(30x150 cm2)太陽光模擬器，於宜蘭大學城南校區建置可供太陽能無人機測試起降與飛行場域。

兼具發電及產氫之仿生創能技術

氫能源為一種乾淨、能量密度高、環保零汙染、應用廣泛與取得容易的新能源，仿生電池即是透過模仿植物光合作用，為既能製氫又能發電的多功能太陽能系統。清華大學嚴大任教授團隊開發氫氣光電催化的催化劑由鉑金轉換為更具有普及性且兼具效能的材料，透過電漿子結構來強化二硫化鉬與日光光場交互作用，增加光能轉化為氫能的效率。中央大學王冠文教授團隊則建置高效穩定低成本之雙效產氫產電系統，利用其太陽能轉換再生電力進行光電催化分解水產氫並儲存，達到能源永續發展之概念。

智慧平台系統助於離岸風場海事工程量測與運維

面對臺灣附近海域高溫、高濕、多颱風與地震頻繁的特有地理環境，以及海上嚴苛條件，成功大學林大惠教授團隊開發離岸觀測塔風向定向系統，可降低量測成本、提高觀測準確性與量測效率，有助於離岸風場開發之海事工程量測。臺灣大學蔡進發教授團隊著重開發離岸風場運維大數據智慧平台，提供數據及開發各種量測技術，達到風機早期診治、早期預防功效，以期降低運維成本。

儲能技術開發著重高效能、高安全、具經濟性以支持各種儲能應用

隨著電力系統快速發展，電力儲存設備的布建應隨之增加其靈活度，以確保間歇性再生能源的儲存整合，促進電力供應端和儲存之間高效率的轉換。而儲能領域當中，又以先進二次電池與先進氫能為基礎核心發展項目。

開發高能量與高安全之固態電池技術

為進一步提升儲能電池安全與效率，全固態鋰電池已經成為研發主流。研究方向多針對電池正極、負極、以及電解質創新材料與設計，進一步提升能量密度需求與提高電池系統的總體能量。

正極材料方面，大同大學林正裕教授團隊開發具可量產層狀富鋰錳基正極材料合成技術，同時透過離子摻雜技術穩定其正極材料之晶體結構、改善材料的離子導電度，進而提升其電池穩定性及電容量。

負極材料方面，清華大學杜正恭教授團隊採用太陽能板製成切削的廢料矽，將此進行高值化做成鋰電池的負極材料，並用交聯反應開發矽負極黏結劑，以共沉澱法、自身氧化還原法進行正極材料開發參雜改質，提升鋰離子電池的循環壽命和快速充放電的能力。交通大學陳智教授團隊利用電鍍雙晶銅箔作為矽基負極材料的基板，配合富鎳層狀氧化物正極構成鋰電池，提升鋰電池的整體能量密度，提供各項裝置或載具更好的續航力。

電解質材料方面，明志科技大學楊純誠教授團隊主要開發鋰鑭鋯氧氧化物固態電解質，並將其應用在NCM811陰極材料上，最終組裝成鈕釦型及軟包型電池。成功大學方冠榮教授團隊開發高緻密性鈣鈦礦、橄欖石、石榴子石結構氧化物及硫化物電解質，以及具獨特性金屬、非金屬中介層，有效降低固態電解質/電極介面阻抗。臺灣科技大學王復民教授團隊研發固態電解質具環保水溶性，有低成本與綠色製程之特性，且能有效改善固體接觸的介面問題，可製備成高容量、輕量化與高性能二次電池。臺灣大學鄭如忠教授團隊深入探討高分子固態電解質，藉由合成改質方式可提供具彈性的高分子，進一步利用後調整加入鋰鹽的種類及添加劑，使研發的高分子固態電解質更符合商用規格。

兼具發電及產氫之仿生創能技術

氫能可作為重要儲能技術研發之原因，乃因其最終可實踐潔淨能源，提供眾多行業(如化工、鋼鐵重工及長途運輸等行業)有效脫碳方法，降低碳排放量，改善空氣品質並加強能源安全。且相對其他儲能系統，氫能另一大優勢為其電轉氣儲能系統有儲存量大以及放電時間長的特性。

行政院原子能委員會核能研究所長久以來專注於氫能領域。張鈞量博士團隊開發大氣電漿噴塗製備金屬支撐型固態氧化物燃料電池之可量產技術驗證，可進行大面積(10╳10 cm2)金屬支撐型固態氧化物燃料電池片之生產；余慶聰副研究員團隊利用新型產氫技術結合二氧化碳捕獲技術，使用低成本觸媒生產95%以上的氫氣，省去複雜的純化處理，大幅降低氫氣製造門檻；李瑞益研究員團隊則是著重於開發固態氧化物燃料電池發電系統，可直接將燃料如氫氣、瓦斯或天然氣轉換為電力，並將餘熱回收再利用，具有高能源轉換效率。

燃料電池方面，中央大學李勝偉教授團隊開發中低溫操作的陶瓷電化學儲能電池，所使用的關鍵電解質材料可使操作溫度降到400-700℃區間，且開發關鍵電解質、氫氣電極與空氣電極材料性能與微結構設計，利用靜電紡絲技術製作空氣電極材料奈米纖維，並成功與電解質相互整合，可提升單電池性能14.1%。

儲存氫氣方面，清華大學陳燦耀副教授與曾繁根教授團隊選擇碳材料進行儲氫研究，以零模板水熱碳化法合成出奈米碳球，最後輔以奈米金屬修飾產生之氫溢流效應(Spillover Effect)，提升氫氣吸附效能。

製造氫氣方面，臺北科技大學鄭智成教授團隊致力研發低成本、高穩定度、高效率之中溫固態氧化物電解電池電極材料，另外開發新型氨氣裂解觸媒技術，大幅改善現有氨裂解觸媒反應速率過慢之缺點。中興大學楊錫杭教授團隊則開發非貴金屬觸媒應用於水電解觸媒，以降低裝置成本，並且研發陰離子交換膜和膜電極組，使效率能有效提升。臺灣大學謝宗霖教授團隊發展具突破性之太陽能電解水產氫技術，以低成本、易量產、高效率的鈣鈦礦─矽晶疊層太陽能電池進行電解水產氫，並達到具競爭力之太陽能轉氫能效率水準(10-15%)。而臺灣科技大學胡蒨傑教授研發適於氫氣分離的複合薄膜，藉由熱力學與動力學的基礎理論調控薄膜成膜機制，開發高孔隙度且結構穩定的基材膜，結合優異特性的基材膜及選擇層。

綠色能量持續擴散，協助臺灣繼續邁進成為「亞洲綠能發展中心」

科技部「綠能科技聯合研發計畫」藉由學研界前瞻創新研發能量，推動新能源及再生能源之科技創新，進一步擴大產學研界連結之效益，積極延續科研成果落實產業應用，以期為我國綠能產業布建機會，並協助政府達成能源轉型，且透過綠能科技發展躍身國際舞台。

完整內容請見：
https://www.cw.com.tw/article/5114845

♡