... 就用「全加器」當範例,說明如何用「閘級」的語法,在 Verilog 當中設計數位電路。 ... 簡出來的電路只有 AND, OR, NOT,沒有 XOR),然後根據化簡後的算式繪製電路圖。
確定! 回上一頁