你即將離開本站

並前往https://8.134.49.91/details/8b29c74deacfab7c8234e8af2e202965

verilog中reg和wire类型的区别和用法-2 - 18文库

reg 相当于存储单元，wire相当于物理连线Verilog中变量的物理数据分为线型和寄存器型。这两种类型的变量在定义时要设置位宽，缺省为1位。

確定！ 回上一頁

查詢 「verilog reg用法」的人也找了：

  1. verilog begin end用法
    2.
  2. Verilog pullup 用法
    3.
  3. Verilog 匯流排
    4.
  4. verilog assign語法
    5.
  5. verilog reg初始值
    6.
  6. Verilog initial
    7.
  7. verilog教學
    8.
  8. verilog <
    9.