你即將離開本站

並前往http://www.eeskill.com/group/topic/id/5473

Verilog与C语言的一些差异 - 畅学电子网

在判斷式：if,else，在用法上也是一樣的，. 只是在敘述超過兩行以上所使用的範圍→{ }，. 在Verilog卻是以begin與end表示之。 在多重選擇方面，Verilog與C也不盡相同。

確定！ 回上一頁

查詢 「verilog if用法」的人也找了：

  1. verilog if多條件
    2.
  2. verilog if else合成
    3.
  3. verilog ifdef用法
    4.
  4. verilog default用法
    5.
  5. verilog判斷式
    6.
  6. verilog語法
    7.
  7. Verilog case if else
    8.
  8. verilog if判斷式
    9.