你即將離開本站

並前往https://www.pttweb.cc/bbs/PLT/M.1275365691.A.617

[問題] 請問Verilog 的Generate for 用法- 看板PLT - PTT網頁版

小弟最近在使用一套合成verilog的軟體， 能將Matlab設計的FIR濾波轉成Verilog 語法， 裡面使用了三個Generate for的語法， 網路上查到Generate的說明 ...

確定！ 回上一頁

查詢 「verilog generate用法」的人也找了：

  1. verilog generate合成
    2.
  2. verilog generate好處
    3.
  3. Verilog generate if
    4.
  4. Verilog while 用法
    5.
  5. Verilog generate always
    6.
  6. Verilog generate module
    7.
  7. Verilog generate wire
    8.
  8. verilog for迴圈
    9.