你即將離開本站

並前往https://ptthito.com/electronics/m-1623854933-a-b83/

[問題] Verilog 二維陣列問題 - PTT 熱門文章Hito

1 F 推hsucheng: for loop是複製電路，不是真的迴圈，把[0][1] 06/17 00:37 ... 24 F 推hsucheng: 對呀，你有看過合成完cell數量嗎XD 06/18 20:29.

確定！ 回上一頁

查詢 「verilog for loop合成」的人也找了：

  1. verilog for合成
    2.
  2. Verilog for loop
    3.
  3. Verilog for loop assign
    4.
  4. Verilog for loop synthesis
    5.
  5. Verilog generate for loop
    6.
  6. verilog for用法
    7.
  7. Verilog 不可合成
    8.
  8. Verilog break for loop
    9.