你即將離開本站

並前往http://www.52rd.com/bbs/Archive_Thread.asp?SID=205305&TID=3

请请教Verilog中关于generate的用法。。_52RD研发论坛

哪位牛人能帮我看一下下面的代码吗？小弟在此谢过了！！ 其中delay是用IP核生成的一个延时，想把几级延时联起来，代码如下：. module test(

確定！ 回上一頁

查詢 「verilog delay用法」的人也找了：

  1. Verilog delay assign
    2.
  2. Verilog delay clock
    3.
  3. Verilog delay buffer
    4.
  4. verilog語法
    5.
  5. verilog # delay合成
    6.
  6. verilog <
    7.
  7. Verilog random delay
    8.
  8. Verilog d
    9.