你即將離開本站

並前往https://ww2.mathworks.cn/help/simulink/slref/tappeddelay.html

将标量信号延迟多个采样期间并输出所有延迟版本- Simulink

Tapped Delay 模块将输入延迟指定数量的采样期间，并为每个延迟提供一个输出信号。 ... 使用HDL Coder™ 为FPGA 和ASIC 设计生成Verilog 代码和VHDL 代码。

確定！ 回上一頁

查詢 「verilog delay用法」的人也找了：

  1. Verilog delay assign
    2.
  2. Verilog delay clock
    3.
  3. Verilog delay buffer
    4.
  4. verilog語法
    5.
  5. verilog # delay合成
    6.
  6. verilog <
    7.
  7. Verilog random delay
    8.
  8. Verilog d
    9.