前言:在前文(Link)中我們談過generate語句在Verilog中的用法及案例,本文將詳細介紹generate ... assign dl_ckdly_intf[i].ckdly_vif.da_resync ...
確定! 回上一頁