讓我們通過最簡單的例子來認識一下Verilog-HDL的基本用法。 ... input A, B; //輸入埠定義output F; //輸出埠定義assign F = A & B; endmodule
確定! 回上一頁