38 38 (3) 、暫存器(reg) Verilog 中reg 相當於一個變數,其機定值為x Example: reg out; 宣告一個out 變數, reg 所宣告的變數必須在always 的區塊描述內使用module ...
確定! 回上一頁