此一標準於 2001 年更新後成為 Verilog-2001。相較於 VHDL 而言,Verilog 的語法較為簡潔,因此經常被專業的數位電路設計者採用,而 VHDL 的使用族群則有較多的初學者。
確定! 回上一頁