你即將離開本站

並前往http://www.chip123.com/forum.php?mod=viewthread&tid=4341

[問題求助] 關於Verilog語法一問? - FPGA/CPLD/ASIC討論區

我是從軟體轉來的。所以對`ifdef `else `endif的解釋稍有不同。它們比較像C語言的#define，也就是巨集。當程式在轉成RTL時，會經過前處理去掉不必要的 ...

確定！ 回上一頁

查詢 「verilog and語法」的人也找了：

  1. verilog語法運算子
    2.
  2. verilog自學
    3.
  3. verilog語法教學
    4.
  4. verilog assign語法
    5.
  5. verilog xor語法
    6.
  6. verilog教學
    7.
  7. verilog範例
    8.
  8. verilog條件運算子
    9.