某人寫單純NAND Gate 的verilog. 程式,但請協助他把錯誤地方更正並將更正答案(整行)寫到答案區 module G2i(z,a,b); input A,b; output z;.
確定! 回上一頁