Verilog – 陣列. ➢宣告變數時,可以利用右側中括號([ ])產生陣列. • 最多一維陣列. 9. 變數名稱[#low : #high]. //該陣列的長度為. // #high - #low + 1.
確定! 回上一頁