Verilog陣列. 在Verilog HDL中,可以使用整數,寄存器(reg),向量(reg或net數據類型,若干位長度)和時間的數組。 數組的基本聲明如下所示。 整數矩陣[0:3];.
確定! 回上一頁