各位先進好我在寫verilog想在always裡給值遇到了問題例如reg [3:0] x [3:0];reg [1:0] cnt;integer i;[email protected](posedge clk, negedge rst) ...
確定! 回上一頁