i)Verilog中的乘法運算符可導致所謂的上下文確定的表達。自定義表達式中用於算術的寬度取決於操作數的寬度和結果。用 assign c = a*b;. 用於乘法的寬度將是 a , b 和 ...
確定! 回上一頁