1. 先New 一個新的project, 但事先不要帶入source code. 直接點選Synplify Pro程式. 2. 用Synplify Pro新建一個專案, 加入System Verilog的.sv檔,
確定! 回上一頁