你即將離開本站

並前往https://www.ptt.cc/bbs/Electronics/M.1224805104.A.D4E.html

Re: [問題]請教Verilog 語法- 看板Electronics - 批踢踢實業坊

conditionality指的是if else。if else才是condition statement， for是loop statement。 所以你必需對if、else的block命名。

確定！ 回上一頁

查詢 「verilog語法」的人也找了：

  1. verilog自學
    2.
  2. verilog教學
    3.
  3. verilog範例
    4.
  4. verilog符號
    5.
  5. verilog assign語法
    6.
  6. verilog陣列
    7.
  7. Verilog XOR
    8.
  8. verilog :
    9.